



国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 S00P0886W000	今後の手続きについては、国際調査報告の送付通知様式(PCT/ISA/220) 及び下記5を参照すること。				
国際出願番号 PCT/JP00/05055	国際出願日 (日.月.年) 28.07.00	優先日 (日.月.年)	28. 07. 99		
出願人 (氏名又は名称) ソニー株式会社					
国際調査機関が作成したこの国際調 この写しは国際事務局にも送付され		PCT18条)の規定に従	ハ出願人に送付する。		
この国際調査報告は、全部で2	ページである。				
この調査報告に引用された先行	技術文献の写しも添付されて	いる。			
1. 国際調査報告の基礎 a. 言語は、下記に示す場合を除 この国際調査機関に提出さ	れた国際出願の翻訳文に基づ	づき国際調査を行った。	•		
b. この国際出願は、ヌクレオチ この国際出願に含まれる書	ド又はアミノ酸配列を含んで 面による配列表	おり、次の配列表に基づき	国際調査を行った。		
	れたフレキシブルディスクし		·		
	後関に提出された書面による ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・				
	と関に提出されたフレキシブ/ 、る配列表が出願時における!		 る事項を含まない旨の陳述		
●の徒山があった。 ■ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。					
2. 請求の範囲の一部の調査	ができない(第I欄参照)。				
3. □ 発明の単一性が欠如している(第Ⅱ欄参照)。					
4. 発明の名称は 🗓 出	願人が提出したものを承認す	る。			
	に示すように国際調査機関が	作成した。	•		
-					
5. 要約は 🗓 出	願人が提出したものを承認す	⁻ る。			
国	Ⅲ欄に示されているように、 際調査機関が作成した。出席 国際調査機関に意見を提出す	負人は、この国際調査報告の	規則38.2(b)) の規定により 発送の日から1カ月以内にこ		
6. 要約書とともに公表される図は 第 <u>5</u> 図とする。 図 出	、 願人が示したとおりである。		なし		
	願人は図を示さなかった。				
本	図は発明の特徴を一層よく表	きしている。 			

THIS PAGE BLANK (USPTO)

A. 発明の原 Int.Cl' G0	属する分野の分類(国際特許分類(IPC)) 6F12/00			
D 無水なる	テッた公野			
	_{了った分野} 最小限資料(国際特許分類(IPC))			
.,	6F12/00	•	•	
最小限資料以外	トの資料で調査を行った分野に含まれるもの	•		
日本国実用新	案公報 1926-1996 用新案公報 1971-2000			
日本国公開夫 日本国登録実	用新案公報 1971 2000			
日本国実用新		·		
国際調査で使用	用した電子データベース (データベースの名称、	調査に使用した用語)	·	
こ 関連する	ると認められる文献	·	•	
C. 関連する			関連する	
カテゴリー*	引用文献名 及び一部の箇所が関連すると		請求の範囲の番号	
Y	US,5572466,A(Kabushiki Kaisha Toshiba)	5.11月.1996(05.11.96) & JP,6-119	1 - 6	
	128, A			
Y	日経エレクトロニクス, No. 696, (18.8月 1967) オーマット固定のフラッシュ・メモリ・カードを		1 - 6	
Y	 JP,8-87441, A(富士通株式会社), 2.4月.1	996 (02.04.96), ファミリーなし	5	
A	JP,6-4399, A(株式会社日立製作所), 14.	1月 1994 (14.01.94), ファミリーなし	1 - 6	
□ C欄の続	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。 	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表された文献であって、出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する大文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「「A」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの「A」国際出願日前で、かつ優先権の主張の基礎となる出願「&」同一パテントファミリー文献				
国際調査を完	了した日 07.11.00	国際調査報告の発送日 1411	.00	
日本	の名称及びあて先 国特許庁 (ISA/JP) 郵便番号100-8915	特許庁審査官(権限のある職員) 原 秀人	5N 9644	
	都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3585	

THIS PAGE BLANK (USPTO)

PCT REQUEST



Original (for SUBMISSION)

0	For receiving Office use only	· · · · · · · · · · · · · · · · · · ·
0-1	International Application No.	
0-2	International Filing Date	
0-3	Name of receiving Office and "PCT International Application"	
0-4	Form - PCT/RO/101 PCT Request	
0-4-1	Prepared using	PCT-EASY Version 2.91 (updated 01.07.2000)
0-5	Petition The undersigned requests that the present international application be processed according to the Patent Cooperation Treaty	
0-6	Receiving Office (specified by the applicant)	Japanese Patent Office (RO/JP)
0-7	Applicant's or agent's file reference	S00P0886WO00
1	Title of invention	RECORDING SYSTEM, DATA RECORDING APPARATUS, MEMORY APPARATUS, AND DATA RECORDING METHOD
11	Applicant	
II-1	This person is:	applicant only
11-2	Applicant for	all designated States except US
11-4	Name	SONY CORPORATION
11-5	Address:	7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo 141-0001 Japan
II- 6	State of nationality	JP
11-7	State of residence	JP
II-8	Telephone No.	03-5448-2111
11-9	Facsimile No.	03-5448-5709
III-1 III-1-1	Applicant and/or inventor This person is:	applicant and inventor
III-1-2	Applicant for	US only
III-1 -4	Name (LAST, First)	NAKANISHI, Kenichi
III-1-5	Address:	C/O SONY CORPORATION
		7-35, Kitashinagawa 6-chome,
		Shinagawa-ku, Tokyo 141-0001
•	_	Japan
III-1 <i>-</i> 6	State of nationality	JP
III-1-7	State of residence	JP

.... PAGE BLANK (USPTO)

PCT REQUEST



Original (for SUBMISSION) -

111-2	Applicant and/or inventor			
III-2-1	This person is:	applicant and inventor		
111-2-2	Applicant for	US only		
111-2-4	Name (LAST, First)	ARAKI, Shigeo		
111-2-5	Address:	C/O SONY CORPORATION		
		7-35, Kitashinagawa 6-chome,		
		Shinagawa-ku, Tokyo 141-0001		
		Japan		
III-2-6	State of nationality	JP		
111-2-7	State of residence	JP		
IV-1	Agent or common representative; or address for correspondence The person identified below is hereby/has been appointed to act on behalf of the applicant(s) before the	Agent		
D/ 4 4	competent International Authorities as:			
IV-1-1	Name (LAST, First)	SUGIURA, Masatomo		
IV-1-2	Address:	7th Floor, Ikebukuro Park Bldg.,		
		49-7, Minami Ikebukuro 2-chome,		
		Toshima-ku, Tokyo 171-0022		
IV-1-3	Talanhana Na	Japan		
-	Telephone No.	03-3980-0339		
IV-1-4	Facsimile No.	03-3982-3166		
IV-1-5	e-mail	sugipat2@mbc.nifty.com		
V V-1	Designation of States Regional Patent	EP: AT BE CH&LI CY DE DK ES FI FR GB GR IE		
• •	(other kinds of protection or treatment, if	IT LU MC NL PT SE and any other State which		
	any, are specified between parentheses after the designation(s) concerned)	is a Contracting State of the European Patent		
	,	Convention and of the PCT		
V-2	National Patent	CN JP KR US		
	(other kinds of protection or treatment, if any, are specified between parentheses after the designation(s) concerned)	CN OF RR OS		
V-5	Precautionary Designation Statement			
•	In addition to the designations made under items V-1, V-2 and V-3, the applicant also makes under Rule 4.9(b)			
	all designations which would be permitted under the PCT except any			
	designation(s) of the State(s) indicated under item V-6 below. The applicant			
	declares that those additional			
	designations are subject to confirmation and that any designation which is not			
	confirmed before the expiration of 15 months from the priority date is to be			
	regarded as withdrawn by the applicant at the expiration of that time limit.			
V-6	Exclusion(s) from precautionary designations	NONE		

THIS PAGE BLANK (USPTO)

VI-1	Priority claim of earlier national application			
VI-1-1	Filing date	28 July 1999 (28.07.1999)		
VI-1-2	Number	Patent Application 11-214089		
VI-1-3	Country	JP		
VII-1	International Searching AuthorIty Chosen	Japanese Patent Office (JPO) (ISA/JP)		
VIII	Check list	number of sheets	electronic file(s) attached	
VIII-1	Request	4	-	
VIII-2	Description	22	-	
VIII-3	Claims	2	-	
VIII-4	Abstract	1	s00p0886_abstract.tx	
	,		t	
VIII-5	Drawings	15	-	
VIII-7	TOTAL	44		
	Accompanying items	paper document(s) attached	electronic file(s) attached	
VIII-8	Fee calculation sheet	✓	-	
VIII-12	Priority document(s)	Item(s) VI-1	-	
VIII-16	PCT-EASY diskette	-	diskette	
VIII-18	Figure of the drawings which should accompany the abstract	11 .		
VIII-19	Language of filing of the international application	Japanese		
IX-1	Signature of applicant or agent			
IX-1-1	Name (LAST, First)	SUGIURA, Masatomo	•	

FOR RECEIVING OFFICE USE ONLY

10-1	Date of actual receipt of the purported international application	
10-2	Drawings:	
10-2-1	Received	
10-2-2	Not received	
10-3	Corrected date of actual receipt due to later but timely received papers or drawings completing the purported international application	
10-4	Date of timely receipt of the required corrections under PCT Article 11(2)	
10-5	International Searching Authority	ISA/JP
10-6	Transmittal of search copy delayed until search fee is paid	

FOR INTERNATIONAL BUREAU USE ONLY

11-1	Date of receipt of the record copy by			
	the International Bureau	i		
	the international bureau			

TAGE BLANK (USPTO)

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2001 年2 月1 日 (01.02.2001)

PCT

(10) 国際公開番号 WO 01/08014 A1

(51) 国際特許分類7:

G06F 12/00

(NAKANISHI, Kenichi) [JP/JP]. 荒木茂生 (ARAKI, Shigeo) [JP/JP]; 〒.141-0001 東京都品川区北品川6丁目7番35号 ソニー株式会社内 Tokyo (JP).

(21) 国際出願番号:

PCT/JP00/05055

日/番33号 ノニー休式云社内 10kyo (Jr).

(22) 国際出願日:

2000年7月28日(28.07.2000)

(74) 代理人: 杉浦正知(SUGIURA, Masatomo); 〒171-0022 東京都豊島区南池袋2丁目49番7号 池袋パークビル7 階 Tokyo (JP).

(25) 国際出願の言語:

日本語

日本語

JР

(81) 指定国(国内): CN, JP, KR, US.

(26) 国際公開の言語:

特願平11/214089

(30) 優先権データ:

1999年7月28日(28.07.1999)

(01) 182 (27). (11, 11, 101, 00.

(41) 山原 し沙園大阪ノムマの松白屋について、バー・ヤ

(84) 指定国(広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(71) 出願人(米国を除く全ての指定国について): ソニー株式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001東京都品川区北品川6丁目7番35号 Tokyo (JP).

添付公開書類:

— 国際調査報告書


(72) 発明者; および

i(75) 発明者/出願人 (米国についてのみ): 中西健一

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: RECORDING SYSTEM, DATA RECORDING DEVICE, MEMORY DEVICE, AND DATA RECORDING METHOD

(54) 発明の名称: 記録システム、データ記録装置、メモリ装置およびデータ記録方法



(57) Abstract: In each of four storages, 128 clusters are distributed from one segment including 512 clusters. A logical-to-physical address translation table is generated for each segment. Therefore as long as the segment is not modified, the logical-to-physical address translation table referred to or updated is not changed, and it is possible to prevent degradation of the read performance due to an access to the table and to an update of the table. Further it is possible to write data simultaneously at continuous logical cluster address, e.g., 0x0004 to 0x0007, achieving high-rate write.

A1

(57) 要約:

1セグメントに含まれる512クラスタは、4個のストレージにそれぞれ含まれる128個のクラスタに分散される。このセグメント毎に論理ー物理アドレス変換テーブルが生成される。従って、セグメントが変更されなければ、参照または更新する論理ー物理アドレス変換テーブルが変わらず、テーブルをアクセスしたり、テーブルを更新することによる読み出し性能の低下を防止することができる。また、連続した論理クラスタアドレス例えば0x0004~0x0007に対して同時にデータを書き込むことが可能となり、高速の書き込み可能となる。

WO 01/08014 PCT/JP00/05055

明 細 書

記録システム、データ記録装置、メモリ装置およびデータ記録方法 技術分野

この発明は、記録媒体として、機器に着脱自在のメモリカードを使 5 用するようにした記録システム、データ記録装置、メモリ装置および データ記録方法に関する。

背景技術

EEPROM (Electrically Erasable Programmable ROM) と呼ばれる電気的に書き換え可能な不揮発性メモリは、1 ビットを2個のトランジスタで構成するために、1 ビット当たりの占有面積が大きく、集積度を高くするのに限界があった。この問題を解決するために、全ビット一括消去方式により1 ビットを1トランジスタで実現することが可能なフラッシュメモリが開発された。フラッシュメモリは、磁気ディスク、光ディスク等の記録媒体に代わりうるものとして期待されている。

フラッシュメモリを有するメモリカードを機器に対して着脱自在に構成することが知られている。このメモリカードを使用すれば、従来のCD(コンパクトディスク)、MD(ミニディスク)等のディスク 状媒体に代えてメモリカードを使用するディジタルオーディオ記録/20 再生装置を実現することができる。また、オーディオデータ以外に静止画データ、動画データをメモリカードに記録することもでき、ディジタルスチルカメラ、ディジタルビデオカメラの記録媒体として使用することができる。

フラッシュメモリは、セグメントと称されるデータ単位が所定数の 25 クラスタ(固定長)へ分割され、1クラスタが所定数のセクタ(固定 長)へ分割される。クラスタは、ブロックとも呼ばれ、セクタは、ペ

I



ージとも呼ばれる。フラッシュメモリでは、クラスタ単位で消去が一括して行われ、書き込みと読み出しは、セクタ単位で一括して行われる。

一例として、4 M B (メガバイト)のフラッシュメモリの場合、第 5 12図に示すように、1セグメントが512個のクラスタへ分割される。セグメントは、所定数のクラスタを管理する単位である。1クラスタが16個のセクタへ分割される。1クラスタは、8 K B (Kバイト)の容量とされ、1セクタが512Bの容量とされる。4 M B のセグメントを4個使用して16 M B の容量のメモリを構成することがで 10 きる。

16MBのメモリ空間に対して、第13図Aに示すように、論理クラスタアドレスが割り振られる。論理クラスタアドレスは、512×4=2048個のクラスタを区別するために2バイト長とされる。第13図では、論理クラスタアドレスが16進で表記されている。0x15は、16進表記を意味する。論理アドレスは、データ処理装置(ソフトウェア)が論理的に扱うアドレスである。物理アドレスは、フラッシュメモリの各クラスタに対して付されたもので、クラスタと物理アドレスの対応関係は、不変である。

フラッシュメモリは、データの書き換えを行うことにより絶縁膜の 30 劣化を生じ、書き換え回数が制限される。従って、ある同一の記憶領域(クラスタ)に対して繰り返し集中的にアクセスがなされることを防止する必要がある。従って、ある物理アドレスに格納されているある論理アドレスのデータを書き換える場合、フラッシュメモリのファイルシステムでは、同一のクラスタに対して更新したデータを再度書き込むことはせずに、未使用のクラスタに対して更新したデータを書き込むようになされる。その結果、データ更新前における論理アドレ



スと物理アドレスの対応関係が更新後では、変化する。このようなスワップ処理を行うことで、同一のクラスタに対して繰り返して集中的にアクセスがされることが防止され、フラッシュメモリの寿命を延ばすことが可能となる。

- 5 論理クラスタアドレスは、一旦クラスタに対して書き込まれたデータに付随するので、更新前のデータと更新後のデータの書き込まれる物理クラスタアドレスが変更されても、ファイル管理システムからは、同一のアドレスが見えることになり、以降のアクセスを適正に行うことができる。スワップ処理により論理アドレスと物理アドレスとの対応関係が変化するので、両者の対応を示す論理ー物理アドレス変換テーブルが必要となる。このテーブルを参照することによって、指定した論理クラスタアドレスに対応する物理クラスタアドレスが特定され、特定された物理クラスタアドレスが示すクラスタに対するアクセスが可能となる。
- 15 論理-物理アドレス変換テーブルは、データ処理装置によってメモリ上に格納される。若し、データ処理装置のメモリ容量が少ない時は、フラッシュメモリ中に格納することができる。第13図Bは、セグメント1に関する論理ー物理アドレス変換テーブルの一例を示す。第13図Bに示すように、論理ー物理アドレス変換テーブルは、昇順に20 並べた論理クラスタアドレス(2バイト)に物理クラスタアドレス(2バイト)をそれぞれ対応させたものである。また、論理ー物理アドレス変換テーブルは、セグメント毎に管理され、そのサイズは、フラッシュメモリの容量に応じて大きくなる。

また、フラッシュメモリの複数のストレージを並列動作させること 25 によって、データの書き込み速度を通常のものより高速とすることが 望ましい場合がある。例えばネットワークを介して音楽データを配信 WO 01/08014 PCT/JP00/05055

第14図は、4個のストレージに対する従来の論理アドレスの構成 10 を示す。図の例では、メモリのアドレス空間がA0,A1,・・・, A10の11ビットで表される。A0がLSB(最下位ビット)であ り、A10がMSB(最上位ビット)である。MSBおよび第2番目 のMSB(A10,A9)によって、各4MBのストレージが切り換 えられる。また、各ストレージのセクタおよびセグメントに対して、 15 A0~A8の9ビットのアドレスが割り振られる。

また、データを書き込む時には、第15図に示すようなタイミングで動作がなされる。最初にホスト側からセクタサイズのページバッファに対してデータが転送される。転送のためにTなる時間を要する。次のライトビジーの期間では、ページバッファからフラッシュメモリ内部のフラッシュバッファに対してデータが転送され、ストレージに対してデータが書き込まれる。

20

25

読み出し時には、第16図に示すように、リードビジーの期間においてフラッシュメモリからデータが読み出され、セクタサイズのページバッファに対して読み出しデータが転送される。次の転送時間Tにおいて、ページバッファからホスト側に対してデータが転送される。

第17図は、あるセグメント内でそれぞれが異なるクラスタに属す

る連続する論理セクタ0~3に対してデータを書き込む時の処理の流れを示すフローチャートである。最初のステップS11では、書き込み対象のセグメントに関して論理物理変換テーブルが作成される。ステップS12では、ホスト側からセクタ0が送出される。この転送に5時間Tを要する。そして、ステップS13では、セクタ0がフラッシュメモリに書き込まれる。ステップS14では、ホスト側からセクタ1が送出され、ステップS15では、セクタ1がフラッシュメモリに書き込まれる。以下、セクタ2の送出(ステップS16)、セクタ2の書き込み(ステップS17)、セクタ3の送出(ステップS18)、セクタ3の書き込み(ステップS19)の処理が順になされる。従来では、例えば4個のストレージを並列に備えていても、一つのストレージにアクセスが集中するために処理の高速化ができない。

フラッシュメモリ上の1セクタのデータ構成は、第18図に示すように、512バイトのデータに対して、管理情報が記録される16バ15 イト長のエリアが付加されている。管理情報は、論理クラスタ番号、クラスタ管理情報および属性情報からなる。クラスタ管理情報は、あるクラスタ内の全セクタで同じ情報とされており、クラスタの有効/無効の情報等を含む。属性情報は、セクタ毎の情報であり、著作権情報等を含む。例えばフラッシュメモリが機器に装着される時に、ホス10 ト側が管理情報を読み、そのセグメントについての論理クラスタと物理クラスタのテーブルを作成する。

複数のストレージを並列動作させる時には、複数のストレージに対するアクセス方法について考慮する必要がある。第19図は、4個のストレージに対するアドレス供給の構成を示し、第20図は、4MB × 4 = 16 MBのフラッシュメモリのアドレスを示す。アドレスは、第14図を参照して説明したように、A0, A1, ・・・・, A10の



1 1 ビットで表される。 A 0 が L S B (最下位ビット) であり、 A 1 0 が M S B (最上位ビット) である。 M S B および第 2 番目の M S B (A 1 0 , A 9) によって、各 4 M B のストレージが切り換えられる。 また、各ストレージのクラスタに対して、 A 0 ~ A 8 の 9 ビットのアドレスが割り振られる。

従来では、4個のストレージを切り換えるために、第19図に示すように、アドレスをフラッシュメモリに対して供給している。下位側の9ビットのアドレスA0~A8が4個のストレージ(0~3)に対して共通に与えられる。また、上位側の2ビットのアドレスA9およ10 びA10が2to4デコーダ60に供給され、デコーダ60から各ストレージを選択するための選択信号CS0,CS1,CS2,CS3が発生する。

(A10, A9) = 00の場合には、ストレージ0を選択する選択信号CS0がデコーダ60から発生する。また、(A10, A9) =
 1501、(A10, A9) = 10、(A10, A9) = 11の場合に、ストレージ1、ストレージ2、ストレージ3をそれぞれ選択する選択信号CS1、CS2、CS3がデコーダ60から発生する。

このようなストレージの切り換えによって、11ビットが全て0からこれが全て1までアドレスをインクリメントさせた時のアドレス変化を、第20図において矢印で示す。すなわち、ストレージ0の先頭クラスタからストレージ0の最終クラスタまでアドレスが変化すると、次にストレージ1の先頭クラスタに移るように、クラスタアドレスが変化する。第21図は、セグメントおよび論理クラスタアドレスの配置を示す。

25 上述した従来のフラッシュメモリのストレージの切り換えでは、アドレスのMSBから数ビットを使用してストレージ選択信号を生成し



ている。それによって、セグメントが一つのストレージ上に集中して配置され、また、ストレージ毎にセグメントが異なるものとなる。このような方法によっては、同一セグメントの複数のクラスタを並列化して同時に書き込むことができない。例えば第21図における(0x0004、0x0005、0x0006、0x0007)の4クラスタは、同一のストレージ0に含まれるために同時に書き込むことができない。

また、複数のセグメントのクラスタ例えば第21図における(0x

0004、0x0204、0x0404、0x0604)の4クラス
10 夕を同時にストレージ0~ストレージ3に書き込むことはできる。しかしながら、フラッシュメモリでは、論理ー物理アドレス変換テーブルがセグメント毎に構成されているので、アクセス時に論理ー物理アドレス変換テーブルを参照する必要がある。従って、上述の例のように、4セグメントにわたって4個のクラスタを同時に書き込む時に、15 4セグメントのアドレス変換テーブルを持つためのメモリを必要とし、また、各セグメントに1セクタのデータを書き込む度にアドレス変換テーブルを参照する必要が生じ、そこで生じるオーバーヘッドによって書き込み時(または読み出し時)の性能が低下する。

従って、この発明の目的は、複数のストレージに対して並列書き込 20 みが可能で、読み出し時の性能を向上させることが可能なデータ処理 システム、データ処理装置、メモリ装置およびデータ記録方法を提供 することにある。

発明の開示

5

上述した課題を解決するために、請求の範囲1の発明は、複数のセ 25 クタによって1クラスタが構成され、複数のクラスタによって1セグ メントが構成されるストレージを複数備える不揮発性のメモリ装置が



データ処理装置に対して着脱自在とされたデータ処理システムにおいて、

データ処理装置は、

データを記録するクラスタのアドレスを指定するアドレス指定手段 5 を備え、

メモリ装置は、

アドレス指定手段により指定されたアドレスに対してデータの記録 を行う記録手段を備え、

1 セグメント内の複数のクラスタのデータが複数のストレージに分 10 散して配置されることを特徴とするデータ処理システムである。

請求の範囲2の発明は、複数のセクタによって1クラスタが構成され、複数のクラスタによって1セグメントが構成されるストレージを複数備える不揮発性のメモリ装置を記録媒体として使用するデータ処理装置において、

15 メモリ装置に対して、1セグメント内の複数のクラスタのデータが 複数のストレージに分散して配置されるように、データを書き込むこ とを特徴とするデータ処理装置である。

請求の範囲3の発明は、データ処理装置に対して着脱自在で、複数のセクタによって1クラスタが構成され、複数のクラスタによって1 20 セグメントが構成されるストレージを複数備える不揮発性のメモリ装置において、

1 セグメント内の複数のクラスタのデータが複数のストレージに分散して配置されることを特徴とするメモリ装置である。

請求の範囲6の発明は、複数のセクタによって1クラスタが構成さ 25 れ、複数のクラスタに跨がるデータを複数のストレージに対して並列 的に記録するデータ記録方法において、



クラスタアドレスを指定し、指定されたクラスタアドレスに対して 書き込みを行い、

並列書き込み処理後に、1セグメント内の複数のクラスタのデータ が複数のストレージに分散して配置されることを特徴とするデータ記 5 録方法である。

この発明では、1セグメント内の複数のクラスタのデータを並列的に書き込むことが可能となる。また、書き込まれたデータを読み出す時に、同一セグメント内であれば、論理-物理アドレス変換テーブルの切り換えが発生しないので、読み出し時の性能を向上できる。

10 図面の簡単な説明

第1図は、この発明の一実施形態の全体的構成を示すブロック図である。

第2図は、この発明の一実施形態におけるメモリカードの構成を概略的に示すブロック図である。

15 第3図は、この発明の一実施形態におけるメモリカードのより詳細な構成を示すブロック図である。

第4図は、この発明の一実施形態におけるアドレス構成を説明する ための略線図である。

第5図は、この発明の一実施形態における並列書き込み動作を説明 20 するための略線図である。

第6図は、この発明の一実施形態の書き込み動作を説明するための タイミングチャートである。

第7図は、この発明の一実施形態の読み出し動作を説明するための タイミングチャートである。

25 第8図は、この発明の一実施形態の書き込み動作を説明するための フローチャートである。



第9図は、この発明の一実施形態におけるストレージの切り換えを 説明するためのブロック図である。

第10図は、この発明の一実施形態におけるストレージの切り換え を説明するための略線図である。

5 第11図は、この発明の一実施形態におけるセグメントと論理クラスタアドレスの関係を示す略線図である。

第12図は、この発明を適用できるフラッシュメモリの一例の構成 を示す略線図である。

第13図は、この発明を適用できるフラッシュメモリの論理-物理 10 アドレス変換テーブルの一例を示す略線図である。

第14図は、従来のアドレス構成を説明するための略線図である。

第15図は、従来の書き込み動作を説明するためのタイミングチャートである。

第16図は、従来の読み出し動作を説明するためのタイミングチャ 15 ートである。

第17図は、従来の書き込み動作を説明するためのフローチャート である。

第18図は、セクタ構成と管理情報を説明するための略線図である。 。

20 第19図は、従来のストレージの切り換えを説明するためのブロック図である。

第20図は、従来のストレージの切り換えを説明するための略線図である。

第21図は、従来のセグメントと論理クラスタアドレスの関係を示 25 す略線図である。

発明を実施するための最良の形態



以下、この発明の一実施形態について説明する。第1図は、この発明を適用できるシステムの構成を示す。このシステムでは、ホスト側のデータ処理装置とメモリカードとがシリアルインターフェースを介して接続される。第1図において、1がCPUであり、CPU1のバスに対してメモリ2、ディスプレイ3および入力/出力部4が接続される。

シリアルインターフェース 5 が C P U バスと破線で囲んだメモリカード 6 との間に配される。メモリ 2 は、プログラム格納用のR O M 、ワークエリアとして使用されるR A M を含む。データ処理装置は、具10 体的には、パーソナルコンピュータ、ディジタルスチルカメラ、ディジタルビデオカメラ、ディジタルオーディオレコーダ等である。メモリカード 6 は、フラッシュメモリ 7 を有する。フラッシュメモリ 7 は、例えば N A N D 型フラッシュメモリ (不揮発性メモリ)である。メモリカード 6 には、記憶されるコンテンツの著作権保護のために、暗15 号化回路が組み込まれる場合もある。

なお、この発明は、データ処理装置とメモリカード6との間のデータの授受をシリアルインターフェースではなく、パラレルインターフェースにより行う場合に対しても適用できる。

フラッシュメモリ 7 は、例えば 4 M B × 4 = 1 6 M B のものである
20 。第 1 2 図を参照して上述したように、 4 M B (メガバイト)のフラッシュメモリの場合、1 セグメントが 5 1 2 個のクラスタへ分割され、1 クラスタが 1 6 個のセクタへ分割される。 1 クラスタが 8 K B (Kバイト)バイトの容量とされ、1 セクタが 5 1 2 B の容量とされる。そして、第 1 3 図 A を参照して説明したように、 1 6 M B のメモリ 空間に対して、論理クラスタアドレスが割り振られ、第 1 3 図 B を参照して説明したように、論理クラスタアドレスと物理クラスタアドレ



スとの対応関係を示す論理 - 物理アドレス変換テーブルがセグメント単位で作成される。さらに、上述したように、 $4MB \times 4 = 16MB$ のフラッシュメモリには、A0, A1, \cdots , A10の11ビットの物理クラスタアドレスが使用される。

フラッシュメモリ7は、第2図に示すように、並列書き込みが可能 5 なものとされている。第2図は、簡単のためにデータ入力/出力に関 連する部分のみを示している。ストレージ0~ストレージ3にそれぞ れ対応する4個のメモリセルMC0~MC3が備えられ、各メモリセ ルMC 0 ~MC 3 に対するデータは、データバスおよびフラッシュバ ッファBF0~BF3をそれぞれ介して供給される。すなわち、デー 10 タバスを介してフラッシュバッファBF0~BF3にそれぞれ1ペー ジの書き込みデータが蓄えられると、フラッシュバッファBF0~B F3から同時にメモリセルMC0~MC3に対してデータが転送され る。第2図の例は、一つのICパッケージが4個のストレージを備え る例であるが、別々のパッケージのフラッシュメモリを4個使用して 15 もよい。さらに、複数のストレージをパッケージ内に有するフラッシ ュメモリを複数個組み合わせても良い。

第3図は、この発明を適用できるメモリカード6のより具体的な構成を示す。メモリカード6は、コントロールブロック11とフラッシュメモリ7とが1チップICとして構成されたものである。データ処理装置のCPU1とメモリカード6との間の双方向シリアルインタフェース5は、10本の線からなる。主要な4本の線は、データ伝送時にクロックを伝送するためのクロック線SCKと、ステータスを伝送するためのステータス線SBSと、データを伝送するデータ線DIO25、インターラプト線INTとである。その他に電源供給用線として、2本のGND線および2本のVCC線が設けられる。2本の線Res

ervは、未定義の線である。

クロック線SCKは、データに同期したクロックを伝送するための線である。ステータス線SBSは、メモリカード6のステータスを表す信号を伝送するための線である。データ線DIOは、コマンドおよび暗号化されたオーディオデータを入出力するための線である。インターラプト線INTは、メモリカード6からデータ処理装置のCPULに対しての割り込みを要求するインターラプト信号を伝送する線である。メモリカード6を装着した時にインターラプト信号が発生する。但し、この一実施形態では、かかるインターラプト信号をデータ線DIOを介して伝送するようにしているので、インターラプト線INTを接地し、使用していない。

コントロールブロック11のシリアル/パラレル変換・パラレル/シリアル変換・インタフェースクラスタ(S/P, P/S, I F クラスタと略す)12は、上述したインターフェース5と接続される。S / P, P / S, I F ブロック12は、データ処理装置から受け取ったシリアルデータをパラレルデータに変換し、コントロールブロック11に取り込み、コントロールブロック11からのパラレルデータをシリアルデータに変換してデータ処理装置に送る。

データ線DIOを介して伝送されるフォーマットでは、最初にコマ20 ンドが伝送され、その後にデータが伝送される。S/P,P/S,IFプロック12は、コマンドをコマンドレジスタ13に格納し、データをページバッファ14およびライトレジスタ15に格納する。ライトレジスタ15と関連してエラー訂正符号化回路16が設けられている。ページバッファ14に一時的に蓄えられたデータに対して、エラ25 一訂正符号化回路16がエラー訂正符号の冗長コードを生成する。

コマンドレジスタ13、ページバッファ14、ライトレジスタ15

WO 01/08014 PCT/JP00/05055

およびエラー訂正符号化回路 1 5 の出力データが ブラッシュメモリインタフェースおよびシーケンサ (メモリ I / F, シーケンサと略す) 1 7 に供給される。メモリ I F, シーケンサ 1 7 は、コントロールブロック 1 1 とフラッシュメモリ 7 とのインタフェースであり、両者の間のデータのやり取りを制御する。メモリ I F, シーケンサ 1 7 を介してデータがフラッシュメモリ 7 に書き込まれる。

5

フラッシュメモリ 7 から読み出されたデータがメモリ I F . シーケンサ 1 7 を介してページバッファ 1 4 、リードレジスタ 1 8 、エラー訂正回路 1 9 に供給される。ページバッファ 1 4 に記憶されたデータがエラー訂正回路 1 9 によってエラー訂正がなされる。エラー訂正がされたページバッファ 1 4 の出力およびリードレジスタ 1 8 の出力が S / P , P / S , I F ブロック 1 2 に供給され、シリアルインタフェース 5 を介してデータ処理装置の C P U 1 に供給される。

なお、20は、メモリカード6のバージョン情報、各種の属性情報 15 等が格納されているコンフィグレーションROMである。また、メモリカード6には、ユーザが必要に応じて操作可能な誤消去防止用のスイッチ21が備えられている。このスイッチ21が消去禁止の接続状態にある場合には、フラッシュメモリ7を消去することを指示するコマンドがデータ処理装置側から送られてきても、フラッシュメモリ7 の消去が禁止される。さらに、22は、メモリカード6の処理のタイミング基準となるクロックを発生する発振器である。

この発明の一実施形態におけるデータ処理装置とメモリカード 6 との間のシリアンインタフェースについてより詳細に説明する。メモリカード 6 からデータを読み出す時には、データ処理装置からメモリカード 6 が読み 一ド 6 に対して読み出しコマンドが送信され、メモリカード 6 が読み出しコマンドを受信する。コマンドの送信が完了すると、メモリカー



ド6が受信した読み出しコマンドで指定されたアドレスのデータをフラッシュメモリ7から読み出す処理を行う。この処理がなされている間、データ線DIOを介してビジー信号(ハイレベル)がデータ処理装置に送信される。そして、フラッシュメモリ7からデータの読み出しが完了すると、ビジー信号の出力が停止され、データ処理装置に対してメモリカード6からデータを送出する準備ができたことを示すレディー信号(ローレベル)の出力が開始される。

データ処理装置は、メモリカード6からレディー信号を受信することによって、読み出しコマンドに対応する処理が準備できたことを知10 り、メモリカード6は、ページバッファに読み出したデータをデータ線DIOを介してデータ処理装置に対して出力する。これらの各処理がなされる状態がステータス線SBSのレベル変化で示される。

メモリカード6のフラッシュメモリ7に対してデータを書き込む時 には、データ処理装置からメモリカード6に対してデータ線DIOを 15 介して書き込みコマンドが伝送される。書き込みコマンドと関連して 書き込みアドレスが伝送される。フラッシュメモリ7では、セクタ単 位でデータの書き込み、読み出しがなされるが、データ処理装置では 、クラスタ単位でファイルを管理しており、データ処理装置からのア ドレスは、クラスタ単位である。次に、データ処理装置が書き込みデ ータをデータ線DIOを介してメモリカード6に伝送する。メモリカ 20 ード6では、受け取った書き込みデータがページバッファに蓄えられ る。書き込みデータの伝送が終了すると、メモリカード6は、書き込 みデータをフラッシュメモリ7へ書き込む処理を行う。書き込み処理 の間にビジー信号が出力され、メモリカード6において、書き込みデ ータの書き込み処理が終了すると、ビジー信号の出力を停止し、レデ 25 ィー信号(ローレベル)をデータ処理装置に対して送信する。

WO 01/08014 PCT/JP00/05055

並列的な書き込みをシリアルインターフェースを介して行う場合に は、ストレージ 0 に書き込むためのコマンド、アドレス、データを伝 送した後にビジー信号が立っている状態において、ストレージ」に書 き込むためのコマンド、アドレス、データと、ストレージ2に書き込 5 むためのコマンド、アドレス、データと、ストレージ3に書き込むた めのコマンド、アドレス、データとを順次伝送する。そして、再びス トレージのに書き込むためのコマンド、アドレス、データを伝送する 。この時点では、以前のストレージ0に対するデータの書き込み処理 が終了しており、ビジー信号が立ち下がっている。このような動作を 繰り返すことによって並列的書き込みを行うことができる。但し、4 個のシリアルインターフェースを並列に使用するような方法でもって 、同時にコマンド、アドレス、データを伝送することも可能である。 上述したこの発明の一実施形態についてさらに詳細に説明する。第 4図は、一実施形態におけるアドレスの構成を示す。メモリのアドレ ス空間がA0,A1,・・・,A10の11ビットで表される。A0 15 がLSB (最下位ビット) であり、AIOがMSB (最上位ビット) である。LSBおよび第2番目のLSB(A00, A1)によって、 各4MBのストレージが切り換えられる。また、各ストレージのセク タおよびセグメントに対して、A2~A10の9ビットのアドレスが 20 割り振られる。

第 5 図は、メモリカード 6 を記憶媒体とする第 1 図のシステムにおいて、ファイル管理の方法を説明するための図である。第 5 図において、3 0 は、データファイル例えば圧縮されたオーディオデータファイルのデータを示す。圧縮オーディオデータは、通常、曲ごとにファ25 イルが作成され、そのファイルがセクタ単位でメモリカード 6 のフラッシュメモリ 7 から読み出さ

れる。

20

WO 01/08014

このようなデータ30を並列的にフラッシュメモリ7に記録する場合に、第5図に示すように、書き込み処理後に、各クラスタ内でセクタが連続で並ぶように、複数のクラスタから書き込みセクタを選択し、選択したセクタに対して同時にデータを書き込む。データ30のサイズが4個のクラスタに一致しているものとすると、データ30がフラッシュメモリ7の4個のクラスタに記録される。

第5図に示すように、書き込み後に各ストレージの各クラスタ内で

、セクタが元の順序で並ぶようになされる。例えば 0 , 1 , 2 , 3 、
10 ・・・と元の順序に従って番号付けされたセクタをストレージ 0 ~ ストレージ 3 に対して並列的に書き込む場合に、番号 0 のデータをストレージ 0 のクラスタの先頭セクタに記録し、番号 1 6 のデータをストレージ 1 のクラスタの先頭セクタに記録し、番号 3 2 のデータをストレージ 2 のクラスタの先頭セクタに記録し、番号 4 8 のデータをストレージ 3 のクラスタの先頭セクタに記録する。

このように、セクタ毎にデータを番号付けした時に、クラスタのセクタ数に等しい数のオフセットを有する番号の4個のデータ単位を並列化し、4個のストレージに対して同時に書き込む。その結果、フラッシュメモリ7の各ストレージでは、既存のフラッシュメモリと同様に同一ストレージ内で構成されるクラスタ内に、データが元の順序で配列される。従って、既存のフラッシュメモリのファイルフォーマットとの互換性が保たれる。

このように記録されたフラッシュメモリからデータが 1 クラスタ毎に順番に読み出される。例えば第 5 図のストレージ 0 のクラスタの先 頭セクタから順にデータを読み出し、次に、ストレージ 1 のクラスタ の先頭セクタから順にデータを読み出し、以下、ストレージ 2 のクラ



スタ、ストレージ3のクラスタというように順にデータを読み出すようになされる。読み出されたデータの順序は、元の順序と同一である。消去動作は、各ストレージ毎に構成されるクラスタ単位でなされる。

5 このように、一実施形態における並列書き込み後のデータ配置は、 既存のフラッシュメモリと同様に、同一ストレージ内にクラスタが構 成されるものとなる。従って、既存のフラッシュメモリとファイルフ ォーマット上で互換性を保つことができる。

第6図は、一実施形態における書き込み動作を示すものである。最初にホスト側からセクタサイズのページバッファに対してデータが転送され、さらに、ページバッファからストレージ0のフラッシュバッファBF0に対してデータが転送される。転送のためにTなる時間を要する。次のライトビジーの期間では、フラッシュバッファBF0から、ストレージ0に対してデータが書き込まれる。最初の転送期間Tの後では、次のセクタのデータが転送され、ライトビジーの期間でストレージ1に書き込まれる。このようにして、並行してストレージ0~ストレージ3に対する書き込み動作がなされるので、第15図に示される従来の書き込み動作に比して書き込みの高速化が達成される。

読み出し時には、第7図に示すように、リードビジーの期間において、ストレージ0~3のそれぞれからデータが読み出され、セクタサイズのフラッシュバッファBF0~BF3に対して読み出しデータが転送される。次の転送時間Tにおいて、フラッシュバッファBF0からページバッファに対してデータが転送され、さらに、ページバッファからホスト側に対してデータが転送される。以下、フラッシュバッファBF1、BF2、BF3から順にページバッファに対してデータが転送され



る。リードビジーを順に行う従来の読み出し動作の処理 (第16図) に比して読み出しの高速化が達成される。

第8図は、あるセグメント内でそれぞれが異なるクラスタに属する連続する論理セクタ0~3に対してデータを書き込む時の処理の流れを示すフローチャートである。最初のステップS1では、書き込み対象のセグメントに関して論理物理変換テーブルが作成される。ステップS2では、ホスト側からページバッファに対してセクタ0が送出され、ページバッファからフラッシュバッファに対してセクタ0のデータが転送される。この転送に時間Tを要する。次のステップS3では、セクタ1の送出がなされるのと並行して、ステップS4でセクタ0がフラッシュメモリの一つのストレージに書き込まれる。

ステップS5では、セクタ2が送出され、ステップS6では、並行してセクタ1がフラッシュメモリの一つのストレージに書き込まれる。以下、セクタ3の送出(ステップS7)、セクタ2の書き込み(ステップS8)、セクタ3の書き込み(ステップS9)の処理が同様になされる。この発明の一実施形態では、従来のように、一つのストレージに対してアクセスが集中することがなく、また、セグメントが切り替わらないので、論理物理変換テーブルを作成する必要がないので、処理を高速化することができる。

- 20 上述したような並列書き込みを行い、また、書き込まれたデータを 読みだす時のストレージ切り換えの方法の一例について説明する。第 9図は、一実施形態における4個のストレージに対するアドレス供給 の構成を示し、第10図は、4MB×4=16MBのフラッシュメモ りの物理アドレスを示す。
- 25 第4図を参照して説明したように、物理アドレスは、A0, A1, ・・・, A10の11ビットで表される。A0がLSB(最下位ビッ



ト)であり、A10がMSB(最上位ビット)である。

この発明の一実施形態では、生成した11ビットのアドレスA0~ A 1 0 をフラッシュメモリに与える時に、アドレスA 2 ~ A 1 0 をセ クタおよびセグメントのアドレスを規定するアドレスとしてフラッシ ュメモリに供給し、また、下位のA0、A1の2ビットをストレージ 切り換えを規定するアドレスとしてフラッシュメモリに供給する。す なわち、第9図に示すように、上位側の9ビットのアドレスA2~A 10が4個のストレージ(0~3)に対して共通に与えられる。また 、下位側の 2 ビットのアドレス A O および A 1 が 2 to 4 デコーダ 4 O に供給され、デコーダ40から各ストレージを選択するための選択信 10 号CS0, CS1, CS2, CS3が発生する。(A1,A0)=00の場合には、ストレージ0を選択する選択信号СS0がデコーダ4 0から発生する。また、(A1, A0) = 01、(A1, A0) = 10、(A1, A0) = 11の場合に、ストレージ1、ストレージ2、 ストレージ3をそれぞれ選択する選択信号CS1、CS2、CS3が 15 デコーダ40から発生する。デコーダ40は、第3図の構成例では、 メモリ [F, シーケンサ 1 7 内に設けられる。

このようなストレージの切り換えを行う場合、11ビットが全て 0 からこれが全て 1まで物理アドレスをインクリメントさせた時のアド 20 レス変化を、第10図において矢印で示す。すなわち、ストレージ 0 の先頭クラスタからアドレス変化が開始し、次にストレージ 1 の先頭クラスタが指定される。そして、ストレージ 2 の先頭クラスタを経て、ストレージ 3 の先頭クラスタまでアドレスが変化すると、次にストレージ 0 の第2番目のクラスタに移るように、物理クラスタアドレスが変化する。

この発明の一実施形態におけるセグメントと論理クラスタアドレス



の配置を第11図に示す。第11図の論理クラスタアドレスの配置から分かるように、1セグメントに含まれる512クラスタは、4個のストレージにそれぞれ含まれる128個のクラスタによって構成される。このセグメント毎に論理ー物理アドレス変換テーブルが生成される。従って、セグメントが変更されなければ、参照または更新する論理ー物理アドレス変換テーブルが変わらず、テーブルをアクセスしたり、テーブルを更新することによる読み出し性能の低下を防止することができる。また、連続した論理クラスタアドレス例えば0x0004~0x0007に対して同時にデータを書き込むことができる。

10 なお、論理クラスタアドレスが0x0000,0x0200,0x 0400,0x0600のように、不連続な場合には、一つのストレージ上にこれらのアドレスが存在するので、同時に書き込むことが不可能である。しかしながら、このような不連続なクラスタアドレスに対して連続した論理セクタを書き込む処理が実際に発生する確率が非15 常に低いので、大きな問題とならない。

なお、以上説明した一実施形態では、1セクタが512B、1クラスタが8Kバイト、1ストレージが512クラスタとされる4MBのフラッシュメモリについて説明したが、これらの値は、一例であって他の数値のフラッシュメモリに対しても、この発明を適用できる。例20 えば1クラスタの容量を16KBとしても良い。また、1個のストレージの容量が8MB(1024クラスタ×8KB)、16MB(1024クラスタ×16KB)、32MB(2048クラスタ×16KB)、64MB(4096クラスタ×16KB)等のフラッシュメモリに対してもこの発明を適用することができる。

25 この発明によれば、複数クラスタにわたるデータの書き込み時には、同時にデータを書き込むことができ、それによって高速の書き込み

WO 01/08014 PCT/JP00/05055

が可能となる。また、複数クラスタにわたるデータの書き込み時または読み出す時に、同一セグメントであれば、論理一物理アドレス変換テーブルの切り換えを不要とできるので、アクセスを高速化することができる。

15



1. 複数のセクタによって1クラスタが構成され、複数のクラスタによって1セグメントが構成されるストレージを複数備える不揮発性のメモリ装置がデータ処理装置に対して着脱自在とされたデータ処理シ 5 ステムにおいて、

上記データ処理装置は、

データを記録するクラスタのアドレスを指定するアドレス指定手段 を備え、

上記メモリ装置は、

10 上記アドレス指定手段により指定されたアドレスに対してデータの 記録を行う記録手段を備え、

1 セグメント内の複数のクラスタのデータが複数のストレージに分 散して配置されることを特徴とするデータ処理システム。

2. 複数のセクタによって1クラスタが構成され、複数のクラスタによって1セグメントが構成されるストレージを複数備える不揮発性のメモリ装置を記録媒体として使用するデータ処理装置において、

メモリ装置に対して、1セグメント内の複数のクラスタのデータが 複数のストレージに分散して配置されるように、上記データを書き込 むことを特徴とするデータ処理装置。

20 3. データ処理装置に対して着脱自在で、複数のセクタによって1クラスタが構成され、複数のクラスタによって1セグメントが構成されるストレージを複数備える不揮発性のメモリ装置において、

1セグメント内の複数のクラスタのデータが複数のストレージに分散して配置されることを特徴とするメモリ装置。

25 4. 請求の範囲1、2または3において、

論理クラスタアドレスー物理クラスタアドレス変換テーブルを参照



してアクセスすることを特徴とする装置。

5.請求の範囲3において、


複数のストレージを切り換えるための信号を、アドレスの下位側の lまたは複数のビットから生成することを特徴とするメモリ装置。

5 6. 複数のセクタによって 1 クラスタが構成され、複数の上記クラス タに跨がるデータを複数のストレージに対して並列的に記録するデー タ記録方法において、


クラスタアドレスを指定し、指定されたクラスタアドレスに対して 書き込みを行い、

10 並列書き込み処理後に、1セグメント内の複数のクラスタのデータ が複数のストレージに分散して配置されることを特徴とするデータ記 録方法。 WO 01/08014 PCT/JP00/05055


第1図



第2図




WO 01/08014



第4図


A10 • • • • •	A2	A1 A0
セグメント	セクタ	ストレージ

第5図




WO 01/08014 PCT/JP00/05055

第6図




第7図




WO 01/08014 PCT/JP00/05055

第8図




WO 01/08014 PCT/JP00/05055

第9図



inis PAGE BLANK (USPTO)




inis PAGE BLANK (USPTO)


第11図

	ストレージ 0		ストレージ 1	ストレージ 2	ストレージ 3
	0×0000	• • • • •	0x0001	0×0002	 0x0003
L M. 15 L A	0×0004		0×0005	0×0006	0×0007
セグメント 0	:		:	:	:
	0x01fc		0x01fd	 0x01fe	 0x01ff
	0x0200		0x0201	0×0202	0x0203
セグメント 1				:	
	0x03fc		0x003fd	0x03fe	0×03ff
*****	0x0400	••••	0x0401	0x0402	0x0403
セグメント 2	:		:	:	
	0x04fc		0x04fd	0x04fe	 0x04ff
******	0×0600		0x0601	0×0602	0×0603
セグメント 3			:	:	
	0x07fc		0x07fd	0x07fe	 0x07ff

第12図



第13図A



第13図B


論理アドレス	物理アドレス
0x0200	180
0×0240	511
2	u
0x031f	1
0×0385	0

11115 PAGE BLANK (USPTO)


第14図

A10 A9	A8 • • • • •	· · · · · · · · · · A0
ストレージ	セグメント	セクタ


第15図



第16図




第17図







PCT/JP00/05055

第18図



第19図





第21図

	ストレージ 1 セグメント 1	ストレージ 2 セグメント 2	ストレージ 3 セグメント 3
0×0000	0×0200	0×0400	0x0600
0x0004 0x0005 0x0006 0x0007	0×0204	0×0404	0x0604
0x01ff	0×03ff	0×05ff	0x07ff

- 1 CPU
- 5 インターフェース
- 6 メモリカード
- 7 フラッシュメモリ



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/05055

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G06F12/00						
According to	According to International Patent Classification (IPC) or to both national classification and IPC					
B FIELDS	SSEARCHED					
Minimum do	ocumentation searched (classification system followed by C1 ⁷ G06F12/00	y classification symbols)				
Jits Koka	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2000 Kokai Jitsuyo Shinan Koho 1971-2000 Jitsuyo Shinan Toroku Koho 1996-2000					
Electronic d	ata base consulted during the international search (name	or data base and, where practicable, sear	on terms used)			
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app		Relevant to claim No.			
Y	US, 5572466, A (Kabushiki Kaisha Toshiba), 05 November, 1996 (05.11.96) & JP, 6-119128, A					
Y	Nikkei Electronics, No. 696, (18 August, 1997), Nikkei BP K.K. (Tokyo), "Sony, Format Kotei no Flash Memory Card wo Kaihatsu", p. 13, 14					
Y	JP, 8-87441, A (Fujitsu Limited 02 April, 1996 (02.04.96) (Fam), nily: none)	5			
А	JP, 6-4399, A (Hitachi, Ltd.), 14 January, 1994 (14.01.94) (Family: none)					
Furthe	er documents are listed in the continuation of Box C.	See patent family annex.				
* Specia "A" docum consid "E" earlier date "L" docum cited t specia "O" docum means "p" docum	al categories of cited documents: nent defining the general state of the art which is not lered to be of particular relevance r document but published on or after the international filing nent which may throw doubts on priority claim(s) or which is to establish the publication date of another citation or other al reason (as specified) nent referring to an oral disclosure, use, exhibition or other s nent published prior to the international filing date but later the priority date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report				
07	actual completion of the international search November, 2000 (07.11.00)	14 November, 2000	(14.11.00)			
Name and Jap	mailing address of the ISA/ vanese Patent Office	Authorized officer				
Foorimile No		Telephone No.				

11115 PAGE BLANK (USPTO)



国際調査報告

国際出願番号 PCT/JP00/05055

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl' G06F12/00				
B. 調査を	<u> </u>			
	」ったガ野 最小限資料(国際特許分類(IPC))			
Int. Cl' G(
最小限資料以外	外の資料で調査を行った分野に含まれるもの			
日本国実用新	案公報 1926-1996			
	用新案公報 1971-2000			
	用新案公報 1994-2000			
日本国美用初	案登録公報 1996-2000			
国際調査で使力	用した電子データベース (データベースの名称、	調査に使用した用語)		
	ると認められる文献			
引用文献の			関連する	
カテゴリー*	引用文献名 及び一部の箇所が関連する。	ときは、その関連する箇所の表示	請求の範囲の番号	
Y	US,5572466,A(Kabushiki Kaisha Toshiba)	5.11月.1996(05.11.96) & JP,6-119	1 - 6	
	128, A			
Y	日経エレクトロニクス, No. 696, (18.8月.19	197) 日経BP社 (東京), "ソニー,フ	1 - 6	
	オーマット固定のフラッシュ・メモリ・カードを	開発", p. 13, 14		
Y	JP,8-87441, A(富士通株式会社), 2.4月.	1996 (02.04.96), ファミリーなし	5	
Α	JP,6-4399, A(株式会社日立製作所), 14.	.1月.1994(14.01.94),ファミリーなし	1 - 6	
	<u> </u>			
C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
* 引用文献の	カカテイルー	の日の後に公表された文献		
	ロステコッー 車のある文献ではなく、一般的技術水準を示す。	「T」国際出願日又は優先日後に公表さ	された女献であって	
1 to		出願と矛盾するものではなく、多		
	頭日前の出願または特許であるが、国際出願日	の理解のために引用するもの		
	公表されたもの	「X」特に関連のある文献であって、当		
│「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの │ 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以				
文献(理由を付す) ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・				
「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの				
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献				
国際調査を完了	7 した日 07.11.00	国際調査報告の発送日		
		14.11.	00	
国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 5 N 9 (5N 9644	
日本国特許庁(ISA/JP) 原 秀人 原 秀人				
	郵便番号100-8915 8千代田区霞が関三丁目4番3号	 電話番号		
」	ア・17円匹取が因ニ」月4街37	інышыға оз-зэоі-ііоі	rates JOOD	